计算机组成原理运算器设计实验之8位可控加减法电路设计

这个实验的本意是用一位全加器和逻辑门搭建电路。用全加器和异或门也可以完成。这里涉及两个“异或”的知识点：
1.位变量a和0异或，结果为a；和1异或，结果为~a（取反）
2.溢出标志可以用最高位（符号位）进位和次高位进位异或得到。即这两个进位相同则不溢出，否则溢出。
步骤1

步骤2：可以通过复制拖拽得到如下图

步骤3，连线如图

步骤4，保存并复制保存代码


步骤5将复制的代码粘贴到Educoder实验的代码框。