2020-12-29

博客园Logo
首页
新闻
博问
专区
闪存
班级

代码改变世界
搜索
注册
登录
杨木木v
博客园 首页 新随笔 联系 订阅 订阅 管理
随笔 - 3 文章 - 1 评论 - 0
如何对项目中的问题进行分析——FPGA失败案例小结

本人最近在做一个小项目,自己取名叫做《基于zedboard的千兆以太网底层设计》,一般我都是写好各模块的verilog代码,确定模块没bug后再做整个系统级联,之后直接先进行综合看看有没有bug,有则改进,没则继续写约束,然后器件实现。

但是这个项目,我在第一步就错了,先把我找到的原因说下:是因为zedboard分为ps和pl端,zedboard的PHY芯片是有ps端控制,而我直接将其引脚用ps端驱动了。出现了以下vivado报错:

废话不多说,来看问题,vivado综合时保持如下:

[Vivado 12-1411] Cannot set LOC property of ports, Site location is not valid [“F:/xilink_file/ethernet_test/ethernet_test.srcs/constrs_1/new/ethernet_constraints.xdc”:10]

。。。。。

[Vivado 12-1411] Cannot set LOC property of ports, Site location is not valid [“F:/xilink_file/ethernet_test/ethernet_test.srcs/constrs_1/new/ethernet_constraints.xdc”:24]

基本上我是在所有设计都完成时,先约束引脚,最后综合后再做时序约束,再利用singnaltapii(vivado上叫ILA)做板级验证。但是我在综合时遇上上述问题,说明我的引脚不可用。

去查阅xilinx官方论坛与器件商DIGILENT论坛,发现国外一老哥也是做以太网遇到了同样的问题。

大意是“我用的zedboard z7010开发版写了一个以太网驱动程序,按照原理图上搭配了引脚但是还是出现了严重警告的问题,难度是我原理图拿错了吗?”

大佬的回答是

大意是通过pl(纯逻辑)驱动以太网现在在论坛还处于讨论阶段,因为zedboard上的以太网芯片是直接与PS端(ARM端)相连的,PL端没有与PHY芯片直连,所以没法用纯底层verilog逻辑电路驱动PHY芯片。

看到这里,我马上又去翻了一下zedboard的用户手册。

PHY芯片通过MIO Bank连接z7000Soc,也就是说,想要驱动PHY芯片,需要看看MIO Bank是谁家管的引脚(PL还是PS)。我又去翻了下原理图。

果然是PS端控制的引脚,也就是我想驱动zedboard的以太网是绕不开ARM的。算我自己的问题,第一步方向就不对,固定思维让我走向了穷途。

看看有没有大佬有其他的解决办法。

我先尝试去玩玩ARM吧,看看能不能再年前跑起来,感觉在IC设计的道路越走越远:)

好文要顶 关注我 收藏该文
牧杨人
关注 - 1
粉丝 - 0
+加关注
0 0
« 上一篇: 记录第一次使用Vivado——以全加器为例子
posted on 2020-12-29 10:07 牧杨人 阅读(75) 评论(0) 编辑 收藏
刷新评论刷新页面返回顶部
登录后才能发表评论,立即 登录 或 注册, 访问 网站首页
写给园友们的一封求助信
【推荐】News: 大型组态、工控、仿真、CADGIS 50万行VC++源码免费下载
【推荐】有你助力,更好为你——博客园用户消费观调查,附带小惊喜!
【推荐】博客园x丝芙兰-圣诞特别活动:圣诞选礼,美力送递
【推荐】了不起的开发者,挡不住的华为,园子里的品牌专区
【福利】AWS携手博客园为开发者送免费套餐+50元京东E卡
【推荐】未知数的距离,毫秒间的传递,声网与你实时互动
【推荐】新一代 NoSQL 数据库,Aerospike专区新鲜入驻

相关博文:
· FPGA按键功能
· FPGA基本组成
· FPGA中<=和<的区别
· CH04 FPGA设计Verilog基础笔记(四)
· fpga 任意分频 奇偶数 分频
» 更多推荐…

最新 IT 新闻:
· 「逃离硅谷」愈演愈烈,旧金山正在消亡?
· 虽品质过硬 但《使命召唤手游》成不了《和平精英》
· 小米11上手体验:下了狠手,也留了一手
· 连摘两项大奖 腾讯云IPv6产品实力和领先部署能力再获权威机构认可
· 郭德帆:2021年对科技公司的一些预判
» 更多新闻…
昵称: 牧杨人
园龄: 1个月
粉丝: 0
关注: 1
+加关注
< 2020年12月 >
日 一 二 三 四 五 六
29 30 1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31 1 2
3 4 5 6 7 8 9

搜索

找找看

谷歌搜索
常用链接

我的随笔
我的评论
我的参与
最新评论
我的标签
随笔档案

2020年12月(1)
2020年11月(2)
阅读排行榜

  1. 记录第一次使用Vivado——以全加器为例子(68)
  2. 如何对项目中的问题进行分析——FPGA失败案例小结(48)
    Powered by: 博客园 Copyright © 2020 牧杨人
    Powered by .NET 5.0 on Kubernetes